Come creare i testbench

Sezione dedicata al linguaggio di descrizione hardware per logiche programmabili

Come creare i testbench

Postby peter90 » 01 Jul 2012, 18:47

ciao
sto studiando il vhdl e volevo imparare a creare file testbench per simulare i circuiti che creo.
ho visto che non è possibile simularli con quartus ma con modelsim si (vero?)

potete indicarmi qualche link, magari tutorial in italiano, dove posso seguire tutti i passi per creare e simulare testbench_tb?

vi ringrazio
peter90
 
Posts: 44
Joined: 11 Apr 2012, 19:46


Re: Come creare i testbench

Postby peter90 » 05 Jul 2012, 09:43

grazie mike,

pdf molto interessanti.

il mio problema è imparare adesso ad utilizzare i tb con modelsim
sto cercando di capire il meccanismo :)

tu hai utilizzato modelsim per la simulazione con i tb?

ciao
peter90
 
Posts: 44
Joined: 11 Apr 2012, 19:46


Return to VHDL x FPGA

Who is online

Users browsing this forum: No registered users and 2 guests

cron