VHDL & Verilog Beautifier

Sezione dedicata al linguaggio di descrizione hardware per logiche programmabili

VHDL & Verilog Beautifier

Postby legacy » 20 May 2014, 19:17

mi sono accorto che nel tempo ho pasticciato fin troppo i sorgenti VHDL e Verilog dei vari progetti e cianfrusaglie che ho sul PC, sicche' l'esigenza di indentare per bene i sorgenti, togliere i TABS e gestire il tutto solo con gli spazi, insomma ridurre il disordine, mi porta a chiedermi e chiedervi: conoscete un buon VHDL & Verilog Beautifier ? Possibilmente scriptabile.
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: VHDL & Verilog Beautifier

Postby deluca » 22 May 2014, 11:17

Potresti usare Scriptum di Hdlworks.
Io lo trovo molto "beautifer" specie se ti serve solo un buon editor....

Ovviamente con il pacchetto HDL Works completo puoi fare molto di +.
Ciao
Il mio sito: http://www.delucagiovanni.com ......e la chat: chat/
User avatar
deluca
Site Admin
 
Posts: 1104
Joined: 19 Jun 2011, 10:44
Location: 95123 - Catania (Italy)

Re: VHDL & Verilog Beautifier

Postby legacy » 22 May 2014, 20:16

ottimo, lo scarico ed installo al volo :D
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: VHDL & Verilog Beautifier

Postby legacy » 23 May 2014, 12:35

Perfetto, soddisfattissimo: riesco a fare ordine nel caos, e pure in progetti di medio-piccole dimensioni (~60Kbyte di codice VHDL/Verilog)
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30


Return to VHDL x FPGA

Who is online

Users browsing this forum: No registered users and 12 guests

cron