Page 1 of 1
VHDL & Verilog Beautifier
Posted:
20 May 2014, 19:17by legacy
mi sono accorto che nel tempo ho pasticciato fin troppo i sorgenti VHDL e Verilog dei vari progetti e cianfrusaglie che ho sul PC, sicche' l'esigenza di indentare per bene i sorgenti, togliere i TABS e gestire il tutto solo con gli spazi, insomma ridurre il disordine, mi porta a chiedermi e chiedervi: conoscete un buon VHDL & Verilog Beautifier ? Possibilmente scriptabile.
Re: VHDL & Verilog Beautifier
Posted:
22 May 2014, 11:17by deluca
Potresti usare Scriptum di Hdlworks.
Io lo trovo molto "beautifer" specie se ti serve solo un buon editor....
Ovviamente con il pacchetto HDL Works completo puoi fare molto di +.
Re: VHDL & Verilog Beautifier
Posted:
22 May 2014, 20:16by legacy
ottimo, lo scarico ed installo al volo
Re: VHDL & Verilog Beautifier
Posted:
23 May 2014, 12:35by legacy
Perfetto, soddisfattissimo: riesco a fare ordine nel caos, e pure in progetti di medio-piccole dimensioni (~60Kbyte di codice VHDL/Verilog)