1. Introduzione al corso: uso di LogicFriday e LogicWorks
2. Esercitazioni con LF: rete logica per identificare numeri primi
3. Tabelle della verità, funzioni logiche e schemi con porte logiche
4. Nozioni di base per la realizzazione di una semplice CPU - Simple as Computer
5. Schema a blocchi della CPU SAP-1
6. Descrizione del Full Adder
7. Tabella della verità del FA
8. Minimizzazione del FA
9. Schema logico e simulazione del FA
10. Full Adder con LogicWorks5
11. Creazione del modulo FA in libreria
12. Realizzazione e simulazione del FA a 4bit
2° Lezione 20-02-2013
1. Full Adder con display 7seg sn7447
2. Modello LW5 di FA 4bit + driver 7seg
3. Creazione primo codice VHDL: hex7seg.vhd
4. Full Adder con sn74283
5. Adder / Subtractor con sn74283 (con segno)
3° Lezione 27-02-2013
1. ALU - Arithmetic and Logic Unit
2. Funzioni aritmetico/logiche del sn74181
3. Struttura di una ALU
4. ALU 4bit con sn74181
5. ALU 8bit con sn74181
6. ALU e Registri
7. Funzioni della ALU
8. Descrizione in VHDL della ALU 8bit
4° Lezione 04-03-2013
1. Registri Latch in VHDL
2. Decoder in VHDL
5° Lezione 06-03-2013
3. Unità di controllo
4. Program Counter in VHDL
5. Microcodice e ROM
6. Simulazione della CPU SAP
.......... continua
AVVISO
qui è possibile scaricare gli schemi LW5 e i sorgenti VHDL relativi ad alcune entity necessarie per la simulazione del SAP-1
http://www.delucagiovanni.com/files/CPU_SAP_SCHEMI.rar
http://www.delucagiovanni.com/files/CPU_SAP_VHDL.rar
- cpu_sap.jpg (176.67 KiB) Viewed 2695 times
Buona serata
