DE0-Nano

Sezione dedicata alle logiche programmabili

DE0-Nano

Postby flz47655 » 07 Mar 2012, 00:17

Ciao a tutti,
Domani dovrebbe arrivarmi la tanto aspettata DE0-Nano http://www.altera.com/education/univ/materials/boards/de0-nano/unv-de0-nano-board.html con a bordo il potente Cyclone IV EP4C22 (22K LE) e volevo fare ai più esperti alcune domande:

1-Esiste oltre all'handbook qualche risorsa o libro per "principianti" dell'FPGA che parli molto di Cyclone IV?
2-Esiste un limite alle programmazioni? E' come le EEPROM?
3-I limiti massimi di corrente dei pin sono asimmettrici (40mA source, 25mA sink)?
4-Le modalità differenziali di comunicazione sui pin sembrano molte e non semplicissime, è possibile evitare di studiarle all'inizio o sono indispensabili per qualunque progetto?
5-Come è possibile tramite JTAG comunicare col pc? Ho letto che è possibile farlo ma mai come.
6-E' possibile inserire più processori NIOS II?
7-La mia scheda ha come velocità uno speed grade 6, nel caso migliore (es. semplice porta NAND) quale frequenza massima posso raggiungere?
8-Come posso evitare di danneggiare la scheda? Quali sono le cose da NON fare?
9-Quanto consuma la sola fpga e tutta la scheda?
10-Cos'è un Hard Ip block?
11-Nel datasheet a pag.449 si parla di Magnitude of DC current across PCI-clamp diode when enable = 10 mA, cosa significa?
12-Devo mettere a massa i pin non utilizzati durante la programmazione?
13-Qualcuno mi può "guidare" in qualche progetto semplice?

Sicuramente è impegnativo rispondere ai miei dubbi ma in rete si trova veramente poco e ringrazierei di cuore chi mi da una mano anche solo a darmi qualche link o a rispondere a qualche domanda.
flz47655
 
Posts: 639
Joined: 19 Jan 2012, 21:16

Re: DE0-Nano

Postby deluca » 07 Mar 2012, 19:49

Le domande che poni sono tante e secondo me alcune anche abbastanza premature.... con il tempo riuscirai da solo a dare le giuste risposte.
Cmq ti do un aiutino rispondendo in a qualcuna di esse.

1-Esiste oltre all'handbook qualche risorsa o libro per "principianti" dell'FPGA che parli molto di Cyclone IV?
R-Esistono molti libri sulle FPGA in genere, ma sul cyclone IV ti devi necessariamente appoggiare ai PDF distribuiti da ALTERA

http://www.altera.com/education/univ/materials/embedded_systems/tutorials/unv-tutorials.html

2-Esiste un limite alle programmazioni? E' come le EEPROM?
R-E' chiaro che di norma scriverai il bitstream di configurazione sulla flash solo quando sei sicuro che il tutto funzioni.
Quando sviluppi non è necessario scrivere sulla flash di configurazione esterna, puoi programmare la fpga on-fly scrivendo sulla sram della fpga stessa. Chiaramente se staccherai l'alimentazione perderai la configurazione e sarai costretto a riconfigurare l'hardware.

3-I limiti massimi di corrente dei pin sono asimmettrici (40mA source, 25mA sink)?
R-Dipende dal blocco utilizzato e dal tipo di bus che vuoi implementare... se tiri corrente da un pin ti devi limitare sugli altri....

4-Le modalità differenziali di comunicazione sui pin sembrano molte e non semplicissime, è possibile evitare di studiarle all'inizio o sono indispensabili per qualunque progetto?
R-NO, inizia con LVTTL o LVCMOS interface

5-Come è possibile tramite JTAG comunicare col pc? Ho letto che è possibile farlo ma mai come.
R-Sulla nano è implementato un USB-Blaster che ti permette di comunicare con il PC attraverso il J-tag.
Cmq- Il software ti aiuterà in questo.


6-E' possibile inserire più processori NIOS II?
R-Si ma non penso in questa schedina, e poi Il processore NIOS II lo puoi sintetizzare ma se usi la versione WEB di Quartus è time-sensible ... non puoi implementarlo
in modo definitivo sul CHIP. Puoi sintetizzarlo solo se compri la versione QII professional che costa circa 3500 / 4000 euro.


7-La mia scheda ha come velocità uno speed grade 6, nel caso migliore (es. semplice porta NAND) quale frequenza massima posso raggiungere?
R-non dipende solo dal grade.... devi fare i conti con la complessità del circuito da sintetizzare ma sopratutto lo potrai sapere
quando avvierai il Timing Analyser e vedrai i risultai legati ai constraints impostati da progetto.


8-Come posso evitare di danneggiare la scheda? Quali sono le cose da NON fare?
R- stando attento a non cortocircuitare innanzitutto i PINS sui connettori e rispettando le tensione ai blocchi i/o

9-Quanto consuma la sola fpga e tutta la scheda?
R-Il consumo dipende fortemente dalla complessità del circuito (dai Logic Element usati ed attivati, dagli IP core abilitati) e dalla frequenza di clock con cui l'hardware è sincronizzato.

10-Cos'è un Hard Ip block?
R-all'interno delle FPGA Altera esistono molti moduli già pronti all'uso... moltiplicatori, PLL, serializzatori, deserializzatori e sopratutto
molti ip core che puoi configurare con MegaWizard IP core.....
Chiaramente nelle versione WEB avrai pochissimi di questi componenti hardware.


11-Nel datasheet a pag.449 si parla di Magnitude of DC current across PCI-clamp diode when enable = 10 mA, cosa significa?
R-non ho letto 499 ma PCI-clamp diode sono i diodi di clamp per le protezioni da sovratensione sul bus che possono essere abilitati o no.

12-Devo mettere a massa i pin non utilizzati durante la programmazione?
R-di default nella configurazione standard vengono settati a massa o dal sintetizzatore .... ma puoi scegliere altre impostazioni
,a te la scelta


13-Qualcuno mi può "guidare" in qualche progetto semplice?
R-Inizia con sommatori, multiplex, contatori e poi passa ai FSM per la realizzazione di Automi, per ultimo potrai implementare un micro.

Sicuramente è impegnativo rispondere ai miei dubbi ma in rete si trova veramente poco e ringrazierei di cuore chi mi da una mano anche solo a darmi qualche link o a rispondere a qualche domanda.[/quote]

Quello che dici è vero.... ci sono libri, corsi, presentazioni, ma tra dire e fare cè di mezzo il mare, anzi l'oceano.
Purtroppo finche usi una schedina standard già assemblata è tutto abbastanza semplice, ma quando devi realizzare una scheda in todo da zero per applicazioni dedicate e con caratteristiche spinte lì cade l'asino.............. non puoi manco immaginare le problematiche
che sorgono.. integrità dei segnali, emc, rispetto di diagrammi ad occhio nei serializzatori GBit per transciver ottici...... per non
parlare dell'adattamente stub delle impedenze delle linee pcb che trasportano segnali differenziali.
Chiaramente le nostre applicazioni mirano alla realizzazione di sistemi per l'acquisizione e l'analisi di segnali veloci provenienti da fotomoltiplicatori che di norma rivelano particelle sub-atomiche.
La grande mole di dati non può essere analizzata sequenzialmente da programmi, ma può essere analizzata e trasferita solo
grazie alla implementazione hardware di algoritmi dedicati.


Siccome non voglio scoraggiarti a priori, anzi, inizia pian piano con semplici esempi e vedrai che tutto sarà comprensibile man mano che ci lavori.

Buon lavoro e sopratutto grazie per le domande intelligenti che hai posto su questo forum.
Ciao
Il mio sito: http://www.delucagiovanni.com ......e la chat: chat/
User avatar
deluca
Site Admin
 
Posts: 1104
Joined: 19 Jun 2011, 10:44
Location: 95123 - Catania (Italy)

Re: DE0-Nano

Postby flz47655 » 07 Mar 2012, 22:29

Ti ringrazio moltissimo, ho sfogliato l'handbook e il datasheet e così facendo mi sono venuti alcuni dubbi che mi sono segnato e che poi ho posto per capire meglio.

Oggi è arrivata la schedina ed ho completato il tutorial sulla creazione di un progetto FPGA che utilizza un contatore con un blocco PLL ed un Multiplexer per fare lampeggiare alcuni led onboard in sequenza e a diverse velocità in base alla pressione di un pulsante http://www.terasic.com.tw/cgi-bin/page/archive_download.pl?Language=English&No=593&FID=75023fa36c9bf8639384f942e65a46f3.

Ho iniziato a prendere ulteriore dimestichezza con Quartus e con la FPGA, peccato che il secondo tutorial sia già su NIOS II, un bel salto!

Grazie ancora
A presto
flz47655
 
Posts: 639
Joined: 19 Jan 2012, 21:16

Re: DE0-Nano

Postby deluca » 08 Mar 2012, 15:28

Spero essere stato abbastanza esaustivo, anche se in un modo semplicistico.

a presto
Ciao
Il mio sito: http://www.delucagiovanni.com ......e la chat: chat/
User avatar
deluca
Site Admin
 
Posts: 1104
Joined: 19 Jun 2011, 10:44
Location: 95123 - Catania (Italy)

Re: DE0-Nano

Postby famelico23 » 09 Mar 2012, 20:11

Cercando info su DE0-nano mi sono imbattutto in questo forum.
Anche io vorrei comprare una schedina con fpga per iniziare a programmare in VHDL.
Sapete dove si può comprare questa scheda al miglior costo ?

Potete aiutarmi?
famelico23
 
Posts: 2
Joined: 09 Mar 2012, 19:56

Re: DE0-Nano

Postby flz47655 » 09 Mar 2012, 20:41

Ciao, ho valutato praticamente tutte le opzioni e alla fine ho trovato maggiormente conveniente comprare da digikey.it http://www.digikey.it/scripts/DkSearch/dksus.dll?x=0&y=0&lang=it&keywords=DE0-Nano il prezzo è IVA esclusa a cui è da aggiungere l'IVA sul trasporto (anche se gratuito). Alla fine ho speso 90 euro (l'IVA è da pagare direttamente al corriere quando ti consegna l'ordine) ma ne è valsa la pena, la spedizione è espressa dall'America e il giorno dopo l'ordine ero con la schedina in mano.

Se compri MOLTE schede a scopo didattico puoi valutare anche l'acquisto direttamente da terasic, altrimenti tra spedizioni di 45$, IVA, dogana, sovrattassa per il pagamento con carta di credito, etc.. ti fanno spendere il doppio di digikey nonostante l'euro sia vantaggioso sugli acquisti in dollari.

Se hai altre domande non esitare, cercherò di risponderti nel mio possibile, mi è arrivata pochi giorni fa. Devo dire che è comunque veramente un ottimo acquisto per le innumerevoli possibilità che offre.

A presto su questo forum
Ciao
flz47655
 
Posts: 639
Joined: 19 Jan 2012, 21:16

Re: DE0-Nano

Postby flz47655 » 16 Apr 2012, 00:18

Volevo segnalare l'ottimo blog di Chris http://idle-logic.com/ che parla della DE0-Nano, utile seguirlo per chiunque abbia una DE0-Nano.

Ciao
flz47655
 
Posts: 639
Joined: 19 Jan 2012, 21:16


Return to FPGA & CPLD

Who is online

Users browsing this forum: No registered users and 8 guests

cron