Flip Flop e FPGA

Sezione dedicata alle logiche programmabili

Flip Flop e FPGA

Postby flz47655 » 27 Aug 2012, 16:54

Ciao a tutti,
Ho notato che vengono sempre utilizzati nella sintesi Flip-Flop (FF) di tipo D, quando si fa qualche "bischerata" viene utilizzato un latch che può portare problemi, ma è comunque di tipo D.

C'è qualche motivo per cui è vantaggioso usare il tipo D rispetto ai JK, SR o T?

Ciao e grazie a tutti
flz47655
 
Posts: 639
Joined: 19 Jan 2012, 21:16

Re: Flip Flop e FPGA

Postby Janos » 29 Aug 2012, 14:26

Penso perché sia più semplice la sintesi, no?
Janos
 
Posts: 16
Joined: 10 Aug 2012, 09:27

Re: Flip Flop e FPGA

Postby flz47655 » 29 Aug 2012, 14:42

Per la sintesi "manuale" erano i miei preferiti, non so se sia più facile "utilizzarli" anche per il sintetizzatore..
Fatto sta che la loro equazione caratteristica è la più semplice e quindi deduco di si ;)
flz47655
 
Posts: 639
Joined: 19 Jan 2012, 21:16


Return to FPGA & CPLD

Who is online

Users browsing this forum: No registered users and 1 guest

cron