Segnale di Reset al power-up

Sezione dedicata alle logiche programmabili

Segnale di Reset al power-up

Postby Leonardo » 09 Jul 2013, 14:31

Salve a tutti,

Nei miei design includo sempre un segnale di reset collegato ad un pulsante che premo per inizializzare alcuni registri ad uno stato iniziale personalizzato.

Vorrei avere una sorta di reset automatico all'avvio della FPGA (una Cyclone IV), con all'avvio intendo subito dopo la programmazione, senza però dover premere manualmente alcun pulsante.

Sapete se esiste una qualche impostazione che permette di avere un'impulso su qualche linea all'avvio?

Alternativamente ho pensato ad una soluzione basata su un bit, inizialmente a 0 (come da scheda appena configurata) che viene letto da un processo che se lo rileva a 0 esegue il reset e lo imposta ad 1 (se lo rileva ad 1 sta in attesa senza fare nulla).

Cercavo qualcosa di più "nativo" di una soluzione custom, magari già disponibile sulla FPGA, sapete se c'è qualcosa del genere?

Grazie
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Return to FPGA & CPLD

Who is online

Users browsing this forum: No registered users and 8 guests