delucagiovanni forum

Un saluto a tutta la comunità.
Ho iniziato da poco ad interessarmi per hobby alle logiche programmabili, così ho preso una schedina DE0-nano per fare le prime prove.

Finora tutto bene, ma oggi mi è successa una cosa strana: solitamente utilizzo il clock da 50MHz disponibile nella schedina per i miei circuiti, ma mi sono chiesto se si potesse sfruttare il delay nel codice verilog per creare un clock autonomo.

Ho creato un file del genere:

Code: Select all

module Clock(clk);
output clk;
reg clk;

always
 begin
  clk = 0;
  #1000000;
  clk = 1;
  #1000000;
 end
 
endmodule


Collego l'uscita clk in ingresso ad un contatore a 32 bit ed utilizzo gli 8 bit più significativi per pilotare gli 8 led disponibili sulla schedina.

Purtroppo quando provo a compilare il progetto su Quartus II (versione 13.0) la compilazione va a buon fine ma dal report non utilizza neanche una LE ed infatti trasferendo il risultato sulla schedina non succede nulla.

Se sostituisco il modulo Clock con un PLL pilotato dai soliti 50MHz ovviamente funziona tutto.

Ho provato a cambiare i valori di delay passando da 10 a 1000000 per vari step ma senza cambiamenti.

Cosa sbaglio? Bisogna forse eliminare qualche opzione di compilazione che ottimizza troppo?

Grazie per l'attenzione.

Saluti.

salve zaxxon, (uno dei miei giochi preferiti) benvenuto al forum.

non se se ti sei fatto un giretto per i topics già esistenti:
la maggior parte degli iscritti al forum usa il VHDL e non Verilog per vari motivi... magari puoi dare un'occhiata tu stesso sul forum.

Quindi per prima cosa se vuoi aiuti in merito agli fpga ti suggerisco di convertirti quanto prima al vhdl.

ciao e ancora benvenuto

Salve zaxxon, benvenuto al forum.

I ritardi in Verilog (così come in VHDL) non sono sintetizzabili ma a differenza del VHDL vengono in genere ignorati senza errori di compilazione.

L'uscita clk nel codice che hai postato varrà quindi sempre 1 e sarà collegata in maniera fissa a VCC senza scomodare LEs che non saranno quindi utilizzati.

Il codice è valido per fini simulativi (testbench) dove genera correttamente un clock.

Per generare un clock sintetizzabile devi creare un modulo con un ingresso ed un uscita. All'ingresso deve essere presentato un clock di riferimento (es. 50 MHz dell'oscillatore on-board) che viene diviso ad esempio tramite un contatore e viene presentato un bit del contatore in uscita che avrà la frequenza desiderata. In alternativa puoi utilizzare come hai già visto il PLL.

Ciao
Leonardo

Ecco perché con il ModelSim vedevo i segnali corretti...

Ok, grazie a tutti!

P.S.: Ma si possono sfruttare i tempi di propagazione delle LE o è impossibile da gestire?

deluca wrote:salve zaxxon, (uno dei miei giochi preferiti) benvenuto al forum.

non se se ti sei fatto un giretto per i topics già esistenti:
la maggior parte degli iscritti al forum usa il VHDL e non Verilog per vari motivi... magari puoi dare un'occhiata tu stesso sul forum.

Quindi per prima cosa se vuoi aiuti in merito agli fpga ti suggerisco di convertirti quanto prima al vhdl.

ciao e ancora benvenuto

C'è un motivo particolare per preferire VHDL a Verilog? O è solo una questione di gusti?

Grazie, ciao!

E' possibile utilizzare i tempi di propagazione per generare un clock con ad esempio una catena di invertitori, a tal proposito c'è un thread che potrebbe interessarti: http://www.delucagiovanni.com/public/phpbb3/viewtopic.php?f=10&t=260

In parole povere è possibile ma molto sconsigliato in quanto la frequenza generata in tale modo è molto dipendente dalla temperatura, tensione, etc.. per l'implementazione bisogna utilizzare particolari attributi che istruiscono il compilatore a non ottimizzare diversi NOT in serie.

Prego
Ciao

C'è un motivo particolare per preferire VHDL a Verilog? O è solo una questione di gusti?

In Europa è utilizzato prevalentemente il VHDL, in America il Verilog.

Un motivo particolare per scegliere il VHDL potrebbe essere l'assistenza che puoi ricevere dal forum

Io personalmente utilizzo il VHDL anche se ho letto qualcosa sul Verilog che mi permette di comprendere a grandi linee il codice in cui posso incappare ed eventualmente tradurlo in VHDL

Se non hai motivi particolari di scelta ti consiglio il VHDL, su internet trovi confronti accurati ma se si è alle prime armi risultano di poco aiuto

Ciao

Ho letto il thread indicato, ma avevo in mente qualcosa di diverso. Stasera se ho 2 minuti provo...

Grazie ancora, ciao.

VHDL, VHDL e solo VHDL

te lo consiglio, almeno se vuoi tentare qui in Italia

Altero wrote:VHDL, VHDL e solo VHDL

te lo consiglio, almeno se vuoi tentare qui in Italia

Tentare in che senso?
Lo faccio solo per hobby, non ha nulla a che vedere con il mio lavoro... quindi posso anche studiarli entrambi!

Altero wrote:se vuoi tentare qui in Italia

tentare, qui in italia ?

salve a tutti,
anche io sono nuovo e vi ringrazio per aver creato questo forum...
io ho un problema o meglio un progetto da eseguire
installare un ppc440 su una virtex 5 su cui far girare linux..... chi mi puo dare qualche info?

@peppegti, benvenuto al forum.

Per prima cosa ti consiglio di aprire un nuovo topics, di presentarti nella sezione apposita e spiegare bene a quale problema ti riferisci.