delucagiovanni forum

Salve,
sto realizzando una dds con le specifiche viste nello schema in allegato.
Il problema è che in base alla relazione fout=fclk x FCW/2^N non riesco a trovare dei valori accettabili per FCW
e fclk(per simularli poi in VHDL).Mi date qualche consiglio e magari dei valori giusti????

Lo schema che così come il problema che poni non è ben specificato.
Se non hai requisiti formali parla più in generale del progetto, cosa devi fare coi segnali in uscita?

Per parlarne più in generale dovrei mandarti il lavoro di tesi...ovviamente non voglio approfittare della tua disponibilità!!!
Per il momento cercherò di riuscirci da solo poi se non ti crea disturbo non ho problemi a mandarti la mia tesi!
Ciao e grazie

Penso che sia un'occasione per provare a "cavartela da solo", ti lascio solo alcune "dritte":

- Se vuoi generare segnali sinusoidali "puliti" tramite DDS avrai bisogno di un DAC e di una parte analogica importante del sistema (filtro passa basso di ordine elevato, etc..), se vuoi evitare il DAC e filtrare onde quadre il filtro sarà ancora più importante.

- Il PLL in alcune FPGA è riconfigurabile "a runtime"

- Analog Devices produce IC DDS specifici abbinabili alle FPGA con frequenze compatibili coi tuoi "requisiti"

Ottimo libro sull'argomento che ti consiglio di leggere: "Digital Frequency Synthesis Demystified", autore: Goldberg

Leonardo

Bah, non e' che sia proprio un buon libro, come per altro si evince dai feedback di Amazon. L'avevano consigliato ai corsi in uni, ma onestamente col senno di poi posso dire che lascia il tempo che trova.