progetto de1-soc

Sezione dedicata alle logiche programmabili

Re: progetto de1-soc

Postby Leonardo » 09 Feb 2016, 15:27

@legacy:

Esempio:
Se creo una periferica hardware AMBA AXI4-Lite Slave posso usarla laddove ho un master che supporta le funzionalità AXI4 utilizzate. Chiaro che se il master non implementa completamente il protocollo o ne utilizza una revisione diversa mi vado a creare dei problemi. Usando le funzionalità base, per un'interfaccia memory-mapped non troppo astrusa, Altera e Xilinx hanno un buon supporto al protocollo e non necessito modifiche.

Ti lascio qualche link se vuoi approfondire:
http://www.xilinx.com/ipcenter/axi4.htm
http://www.xilinx.com/support/documenta ... _guide.pdf
http://www.em.avnet.com/en-us/design/tr ... eminar.pdf

Esiste un ecosistema di IP che si possono comprare e che sono praticamente plug-and-play basati su AXI o su altri bus standardizzati.

@ciapas:

- Uso DS-5 con Quartus e non l'Altera Monitor, ad ogni modo hai controllato gli switch della scheda?
- Perché vuoi da command shell accedere alla DDR dell'HPS? Puoi realizzare un programma Linux sulla DE1 che permette di comunicare ad esempio attraverso ethernet col PC e che utilizza la DDR per memorizzare dei dati ma non capisco il fine.. puoi spiegarti meglio?
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: progetto de1-soc

Postby legacy » 09 Feb 2016, 17:48

Good lord the default dithering mode is awful.
Last edited by legacy on 10 Feb 2016, 20:39, edited 2 times in total.
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: progetto de1-soc

Postby ciapas » 09 Feb 2016, 17:56

la mia idea (forse non troppo sensata) sarebbe :
tramite nios aquisire audio , eventualmente copiare in un file il contenuto delle memorie fifo ,file che suppongo mi ritroverei nella ddr dell'HPS (questo lo suppongo perchè sto seguendo un esempio guidato di altera monitor che usa il nios memorizzando il programma nella ddr dell'hps ).
fatto questo vorrei che sia accessibile tramite porta ethernet questo file o l'eventuale contenuto della ddr dove salvo l'audio(cosa che mi sembra piu realizzabile rispetto a trovare un sistema per inviare il file attraverso la porta ethernet direttamente dalla scheda)
ciapas
 
Posts: 15
Joined: 31 Jan 2016, 19:15

Re: progetto de1-soc

Postby legacy » 09 Feb 2016, 18:14

Good lord the default dithering mode is awful.
Last edited by legacy on 10 Feb 2016, 20:39, edited 4 times in total.
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: progetto de1-soc

Postby legacy » 09 Feb 2016, 18:24

Good lord the default dithering mode is awful.
Last edited by legacy on 10 Feb 2016, 20:39, edited 4 times in total.
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: progetto de1-soc

Postby Leonardo » 09 Feb 2016, 18:35

ciapas wrote:la mia idea (forse non troppo sensata) sarebbe :
tramite nios aquisire audio , eventualmente copiare in un file il contenuto delle memorie fifo ,file che suppongo mi ritroverei nella ddr dell'HPS (questo lo suppongo perchè sto seguendo un esempio guidato di altera monitor che usa il nios memorizzando il programma nella ddr dell'hps ).
fatto questo vorrei che sia accessibile tramite porta ethernet questo file o l'eventuale contenuto della ddr dove salvo l'audio(cosa che mi sembra piu realizzabile rispetto a trovare un sistema per inviare il file attraverso la porta ethernet direttamente dalla scheda)


Fai un passo alla volta, intanto interfacciati al codec audio lato FPGA/NIOS salvando l'audio nella memoria SDRAM.

Dopodiché penserai a come rendere disponibile il contenuto della SDRAM all'HPS e a realizzare un programma che renda disponibili queste informazioni tramite ethernet (ad esempio un server TCP/IP o semplicemente un programma che legge la memoria e salva su file condiviso tramite samba)
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: progetto de1-soc

Postby ciapas » 09 Feb 2016, 18:40

salvare l'audio su sdram tramite nios riesco già a farlo ,
è per tutto il resto che non so dove sbattere la testa.
comunque ringrazio tutti per le risposte però purtroppo per linux parto proprio da zero :|
ciapas
 
Posts: 15
Joined: 31 Jan 2016, 19:15

Re: progetto de1-soc

Postby legacy » 09 Feb 2016, 20:24

Good lord the default dithering mode is awful.
Last edited by legacy on 10 Feb 2016, 20:39, edited 2 times in total.
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: progetto de1-soc

Postby Leonardo » 10 Feb 2016, 07:41

Chiaro che Linux utilizza la memoria virtuale e non si può direttamente leggere e scrivere da un processo utente l'indirizzo che si vuole. Si potrebbe scrivere un modulo kernel però.. perché non scegliere strade più brevi tanto per far funzionare le cose? Basta utilizzare la chiamata di sistema "mmap" sul dispositivo "/dev/mem", non sarà la soluzione più elegante ma direi la più efficace in un caso come questo.

Vi avevo già lasciato il link ma mi sembra che non è stato sfogliato abbastanza bene..
https://zhehaomao.com/blog/fpga/2013/12 ... kit-3.html
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: progetto de1-soc

Postby legacy » 10 Feb 2016, 11:58

Jack Black in School Of Rock
Last edited by legacy on 15 Apr 2016, 12:20, edited 9 times in total.
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: progetto de1-soc

Postby ciapas » 10 Feb 2016, 12:08

scusami leonardo
ma forse la cosa è troppo complicata per me,
comunque ho trovato il file mem nella directory /dev ma non ho capito se esiste il modo di portarlo sul pc (ho provato il comando scp ma mi da connectio time out .
mi manca qualche passaggio?
perdonami se le mie domande ti sembrano sciocche ma davvero non so come fare e come ho detto non sono un esperto di linux
ciapas
 
Posts: 15
Joined: 31 Jan 2016, 19:15

Re: progetto de1-soc

Postby Leonardo » 10 Feb 2016, 12:25

Ciao Ciapas,

Devi scrivere un programma Linux come nel link di esempio, usa DS-5 per la scrittura, compilazione e copia nella DE1-SOC.

Ad ogni modo se ti mancano le basi ti consiglio prima di tutto di prendere confidenza col bus avalon, puoi ad esempio creare un componente con interfaccia MM Slave e collegarlo ad un processore NIOS, lasciando perdere per il momento l'HPS che verrà in un secondo momento.

Se non hai mai avuto esperienza col VHDL devi recuperare rapidamente.. altrimenti andrai poco lontano.

Ciao
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: progetto de1-soc

Postby Leonardo » 15 Apr 2016, 10:22

Tanto per la cronaca.. mi è ricapitata tra le mani la segnalazione che avevo fatto

Date: 2015-05-20 21:55
To: support@terasic.com
Subject: DE1-SoC User Manual Errata

Hello,

I noticed a mistake in DE1-SoC User Manual at page 89 in GPIO Register Address Mapping section GPIO1 is not at 0xFF708000 but at 0xFF709000 like showed into figure 6-3. At 0xFF708000 there is GPIO0.

Thank you
Leonardo


E la risposta di Terasic..

Dear Leonardo,

Thank you for your figure this incorrect information.

Yes, the GPIO0 should be address at 0xFF708000, while the GPIO1 at 0xFF709000. We will update it in the next version of the Usermanual. Thank you for your kindly help to point it out. Appreciate~

Best Regards


Anche se alla fine non mi sembra sia stato corretto il manuale.
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: progetto de1-soc

Postby ciapas » 31 May 2016, 10:43

salve,
sapete perchè quando vado a leggere il registro del modulo audio ovvero il fiforegister risulta sempre vuoto cioè i bit vuoti uguali a 128 come se venga bypassato ma la parte hardware dovrebbe essere corretta , suppongo sia un problema dell'audio e video config , in effetti andando a leggere il contenuto dello status register dell'audio e video config non viene mai settato l'ottavo bit a 1 cioè non ha successo l'autoinizializzazione , sapete da cosa può dipendere?
ciapas
 
Posts: 15
Joined: 31 Jan 2016, 19:15

Re: progetto de1-soc

Postby Leonardo » 31 May 2016, 17:33

Le cause possono essere molte, puoi postare il progetto?
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: progetto de1-soc

Postby ciapas » 31 May 2016, 17:50

salve,
in realtà non ho fatto nulla di troppo complicato , sono partito dal GHRD ed ho aggiunto audio core audioevideo config e audio pll con relativi collegamenti ad hps0 .
Per la parte software tramite eclipse ho scritto un programma in c solo con i relativi indirizzamenti e delle pritf dei registi
Attachments
Cattura.JPG
Cattura.JPG (183.12 KiB) Viewed 11360 times
ciapas
 
Posts: 15
Joined: 31 Jan 2016, 19:15

Re: progetto de1-soc

Postby Leonardo » 31 May 2016, 18:01

Ciao,
Puoi postare il progetto come archivio .QAR (scegliendo Project/Archive Project da Quartus) ?
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: progetto de1-soc

Postby ciapas » 31 May 2016, 18:11

l'estensione non è permessa per gli allegati
ciapas
 
Posts: 15
Joined: 31 Jan 2016, 19:15

Re: progetto de1-soc

Postby Leonardo » 31 May 2016, 18:30

Devi zippare il file o caricarlo esternamente e riportare il link
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: progetto de1-soc

Postby Leonardo » 31 May 2016, 21:12

Con SignalTap hai verificato i clock ed i segnali al/dal codec audio?
Puoi postare anche il software?
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

PreviousNext

Return to FPGA & CPLD

Who is online

Users browsing this forum: No registered users and 1 guest

cron