progetto de1-soc

Sezione dedicata alle logiche programmabili

progetto de1-soc

Postby ciapas » 31 Jan 2016, 19:32

salve sono uno studente universitario
devo realizzare come tesi un progetto basato sulla de1-soc ,
l'idea sarebbe di prendere l'audio tramite l'audio codec e trasmetterlo via ethernet anche ad un semplice indirizzo ip statico.
Ora vorrei capire se è possibile gestire il tutto tramite qsys ovvero implementando semplicemente audio ip core (con relativo clock), nios2 ,on chip memory e triple speed ethernet e trasmettitori SGDMA,
o magari sono totalmente fuori strada(il che è probabile)?
ciapas
 
Posts: 15
Joined: 31 Jan 2016, 19:15

Re: progetto de1-soc

Postby Leonardo » 01 Feb 2016, 11:13

Ciao Ciapas,

Sei un pochino fuori strada... ma non troppo

La DE1-SOC ha un chip con FPGA+CPU ARM, il chipset ethernet è collegato alla CPU ARM.

Questo facilita le cose perché l'ethernet non è una passeggiata neanche con il triple speed ethernet ed in questo modo si può lasciar gestire ad un OS Linux già "preparato" da Terasic.

Non è ad ogni modo un progetto semplice perché dovrai gestire l'interfacciamento tra FPGA ed ARM per passare i dati audio in quanto il codec è collegato alla parte FPGA, è però sicuramente stimolante.

Ciao,
Leonardo
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: progetto de1-soc

Postby ciapas » 01 Feb 2016, 11:26

una delle tante cose che non ho ancora capito è:
come faccio ad assegnare un ip statico alla scheda?
ciapas
 
Posts: 15
Joined: 31 Jan 2016, 19:15

Re: progetto de1-soc

Postby Leonardo » 01 Feb 2016, 11:34

Quando installi sulla SD il sistema operativo ti puoi poi collegare da terminale ed andare a configurare gli indirizzi IP.

Qualche tempo fa avevo scritto un articolo che anche se in un altro contesto sono sicuro che ti sarà utile:
http://electro-logic.blogspot.it/2015/07/cyclone-v-soc-utilizziamo-il-cavo.html

E' la tua prima esperienza con le logiche programmabili?

Ciao
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: progetto de1-soc

Postby ciapas » 01 Feb 2016, 11:38

si è la mia prima esperienza ,
avevo già letto quel tuo articolo ma speravo ci fosse un modo piu rapido ma a quanto pare no .
Ci provo.
grazie mille delle risposte .
ciapas
 
Posts: 15
Joined: 31 Jan 2016, 19:15

Re: progetto de1-soc

Postby legacy » 01 Feb 2016, 12:24

Good lord the default dithering mode is awful.
Last edited by legacy on 10 Feb 2016, 20:38, edited 1 time in total.
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: progetto de1-soc

Postby legacy » 01 Feb 2016, 12:36

Good lord the default dithering mode is awful.
Last edited by legacy on 10 Feb 2016, 20:38, edited 2 times in total.
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: progetto de1-soc

Postby ciapas » 02 Feb 2016, 15:09

allora premettendo che molto probabilmente dovrò ridimensionare le aspettative del mio progetto,
sono comunque riuscito ad impostare un indirizzo ip statico alla scheda e riesco quindi ad accedervi da remoto ma il mio problema adesso è: posso solo accedere ai file della micro sd (tramite shell) o è possibile accedere alla sdram dove eventualmente il mio circuito audio salverebbe la registrazione?
ciapas
 
Posts: 15
Joined: 31 Jan 2016, 19:15

Re: progetto de1-soc

Postby legacy » 02 Feb 2016, 16:13

Good lord the default dithering mode is awful.
Last edited by legacy on 10 Feb 2016, 20:37, edited 2 times in total.
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: progetto de1-soc

Postby legacy » 02 Feb 2016, 16:54

Good lord the default dithering mode is awful.
Last edited by legacy on 10 Feb 2016, 20:38, edited 4 times in total.
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: progetto de1-soc

Postby Leonardo » 02 Feb 2016, 17:20

La SDRAM è collegata solamente alla parte FPGA. La DDR3 è collegata alla parte HPS (Hard Processor System = processore ARM).

FPGA e HPS sono collegati tramite bus AXI (AMBA bus) che devi usare per farle parlare.

Nel manuale c'era un errore che avevo segnalato tempo fa a terasic, non so se l'hanno corretto, ad ogni modo prova a seguire i tutorial, erano fatti discretamente.
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: progetto de1-soc

Postby legacy » 02 Feb 2016, 20:09

Good lord the default dithering mode is awful.
Last edited by legacy on 10 Feb 2016, 20:38, edited 2 times in total.
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: progetto de1-soc

Postby Leonardo » 02 Feb 2016, 22:45

Con QSys vengono automaticamente creati adattatori Axi/Avalon, si può in un certo senso ignorare nel proprio hw l'AMBA BUS.

Lato Linux non sempre è necessario scrivere un kernel, si può usare il memory-mapped device driver incorporato nel Linux fornito (vedi cap. 6.2 della DE1-SoC User Manual dove l'errore che avevo segnalato a Terasic era proprio riferito a qualche indirizzo mostrato errato).

Visto che siete interessati vi lascio un link interessante: https://zhehaomao.com/project/2014/01/0 ... eries.html
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: progetto de1-soc

Postby legacy » 02 Feb 2016, 23:25

Good lord the default dithering mode is awful.
Last edited by legacy on 10 Feb 2016, 20:38, edited 1 time in total.
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: progetto de1-soc

Postby Leonardo » 03 Feb 2016, 09:56

Per la cronaca sviluppando componenti direttamente con interfaccia AXI è possibile utilizzarli nel mondo Altera (HPC) e Xilinx (PS, Microblaze) senza modifiche, se si cerca compatibilità (e di evitare il bonding con un produttore) può avere senso..

Se poi ci si vuole interfacciare ad IP Altera come NIOS, gli adattatori vengono creati automaticamente, in quanti i bus sono in pratica molti simili, anche se Avalon è più semplice e didattico a mio parere.
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: progetto de1-soc

Postby legacy » 03 Feb 2016, 11:54

ma hai tutta questa esperienza pregressa da poter affermare ciò ?
a volte sei imbarazzante
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: progetto de1-soc

Postby Leonardo » 03 Feb 2016, 13:12

Chiaramente lato software bisogna adattare il tutto se si passa da NIOS a Microblaze, parlo della parte hardware dove non ci sono generalmente sostanziali modifiche.
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: progetto de1-soc

Postby ciapas » 09 Feb 2016, 13:51

salve,
avrei un paio di domande non so se potete aiutarmi,
la prima:
tramite altera monitor quando vado a caricare il programma nella scheda ho questo errore
"/usr/bin/bash: up_hps: command not found" e volevo sapere se avevate qualche idea su quale può essere il problema.
la seconda:
so che mi avete già risposto ma tanto per essere sicuri , tramite il command shell non è possibile accedere da remoto alla ddr dell'hps(senza dover scrivere un kernel apposito) ?
ciapas
 
Posts: 15
Joined: 31 Jan 2016, 19:15

Re: progetto de1-soc

Postby legacy » 09 Feb 2016, 14:25

chi non sa fare insegna, e chi non sa insegnare?
insegna ginnastica!
Last edited by legacy on 15 Apr 2016, 12:19, edited 6 times in total.
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: progetto de1-soc

Postby legacy » 09 Feb 2016, 14:49

Good lord the default dithering mode is awful.
Last edited by legacy on 10 Feb 2016, 20:37, edited 3 times in total.
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Next

Return to FPGA & CPLD

Who is online

Users browsing this forum: No registered users and 2 guests

cron